1026**

DERWENT-

1998-473296

ACC-NO:

DERWENT-

199917

WEEK:

COPYRIGHT 2005 DERWENT INFORMATION LTD

TITLE:

Manufacturing method of insulated gate type semiconductor device such as TFT - involves carrying out laser annealing of amorphous Si film accompanied with polycrystalline process to obtain poly Si film having predetermined surface

Stikup stat

roughness

PATENT-ASSIGNEE: SHARP KK[SHAF]

PRIORITY-DATA: 1997JP-0002717 (January 10, 1997)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE PAGES MAIN-IPC

JP 10200120 A July 31, 1998 N/A

007

H01L 029/786

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR APPL-NO

APPL-DATE

JP 10200120A N/A

1997JP-0002717 January 10, 1997

INT-CL (IPC): H01L021/20, H01L021/304, H01L021/336, H01L029/786

ABSTRACTED-PUB-NO: JP 10200120A

BASIC-ABSTRACT:

The method involves forming an amorphous Si film on an insulated substrate (1). The thickness of the amorphous Si film is less than or equal to 100 nm. The poly crystalline process accompanied with laser annealing is carried out for the amorphous Si film to obtain poly silicon film.

The surface of the poly Si film is made rough by polishing process. The roughness rate (Ra) is 1nm or less. The thickness of the poly Si film after polishing process is 30nm to 50nm.

USE - In driver monolithic type LCD device.

10/2/05, EAST Version: 2.0.1.4

ADVANTAGE - Reduces leakage current. Obtains superior TFT characteristics. Reduces ON voltage of TFT.

CHOSEN-

Dwg.1/3

DRAWING:

TITLE-TERMS: MANUFACTURE METHOD INSULATE GATE TYPE SEMICONDUCTOR DEVICE TFT CARRY LASER ANNEAL AMORPHOUS FILM ACCOMPANIED

POLYCRYSTALLINE PROCESS OBTAIN POLY FILM PREDETERMINED

SURFACE ROUGH

DERWENT-CLASS: L03 U11 U14

CPI-CODES: L03-G05A; L04-C03; L04-C10B; L04-C12; L04-C16; L04-C26; L04-E01;

EPI-CODES: U11-C18A1; U14-K01A2B;

UNLINKED-DERWENT-REGISTRY-NUMBERS: ; 1666P

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C1998-143036

Non-CPI Secondary Accession Numbers: N1998-369598

10/2/05, EAST Version: 2.0.1.4

PAT-NO:

102 get *** JP 10200120 A

DOCUMENT-IDENTIFIER:

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE:

July 31, 1998

INVENTOR-INFORMATION:

NAME

COUNTRY

SHIBUYA, TSUKASA MOROSAWA, NARIHIRO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SHARP CORP N/A

APPL-NO:

JP09002717

APPL-DATE: January 10, 1997

INT-CL (IPC): H01L029/786, H01L021/336, H01L021/20, H01L021/304

ABSTRACT:

PROBLEM TO BE SOLVED: To make a device strong against injection of hot electrons and reduce leakage current by providing the process where a surface irregularity of poly Si film is reduced with the polishing process after laser annealing.

SOLUTION: An amorphous Si film is formed by 100nm or less on an insulating substrate 1, then it is annealed to provide a poly Si film 2. Then, the poly Si film 2 crystallized by laser annealing is polished to flatten its surface. Here, the film thickness of the poly Si film is 30-50nm, while an average roughness of surface irregularity 1nm or below. Then, the obtained poly Si film 2 is etched to form a desired island, with a poly Si film 2a, after polishing, formed. Thus, the electric field concentration on a poly Si surface is reduced by flattening the poly Si surface, making it strong against injection of hot electrons to a gate insulation film, so a leakage current is reduced for a TFT of high reliability.

COPYRIGHT: (C)1998,JPO

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-200120


(43)公開日 平成10年(1998)7月31日

(51) Int.Cl.8		識別記号	FΙ						
H01L	29/786		HO1L 2	29/78	6270	3			
	21/336	3 2 1	:	21/20					
	21/20		:	21/304	3 2 1 3	3 2 1 S			
	21/304		:	29/78			6 1 8 D		
			6 2 7 Z						
			審查請求	未請求	請求項の数3	OL	(全 7	頁)	
(21) 出願番	 身	特願平9-2717	(71)出顧人	0000050)49				
				シャー	プ株式会社				
(22)出顧日		平成9年(1997)1月10日		大阪府	大阪市阿倍野区長	是池町2	2番22号		
		·	(72)発明者	渋谷 i	可				
				大阪府	大阪市阿倍野区	是池町2	2番22号	シ	
				ャープ	株式会社内				
			(72)発明者	諸沢 月	成浩				
				大阪府	大阪市阿倍野区上	泛池町2	2番22号	シ	
				ャープ	株式会社内				
			(74)代理人	弁理士	梅田勝				
		•							
•									
			<u> </u>	 					

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 レーザーアニールによって得られるポリSi 膜は表面性が悪いため、表面研磨によって平坦性を向上させ、平坦化したポリSi 膜をチャンネルに用いることで優れたTFT特性とキャリア注入のない信頼性の優れた半導体装置を得る。



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-200120

(43)公開日 平成10年(1998)7月31日


(51) Int.Cl. ⁸	識別記号	FI
H01L 29/7	786	H01L 29/78 627G
21/3	336	21/20
21/2	20	21/304 3 2 1 S
21/3	304 321	29/78 6 1 8 D
		6 2 7 Z
		審査請求 未請求 請求項の数3 OL (全 7 頁)
(21)出願番号	特顧平9-2717	(71)出願人 000005049
		シャープ株式会社
(22)出顧日	平成9年(1997)1月10日	大阪府大阪市阿倍野区長池町22番22号
		(72)発明者 渋谷 司
		大阪府大阪市阿倍野区長池町22番22号 シ
		ャープ株式会社内
		(72)発明者 諸沢 成浩
		大阪府大阪市阿倍野区長池町22番22号 シ
		ャープ株式会社内
		(74)代理人 弁理士 梅田 膀
		·
		,

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 レーザーアニールによって得られるポリSi 膜は表面性が悪いため、表面研磨によって平坦性を向上させ、平坦化したポリSi膜をチャンネルに用いることで優れたTFT特性とキャリア注入のない信頼性の優れた半導体装置を得る。

【解決手段】 レーザーアニールによって得られたポリ Si 膜を表面研磨処理することで、膜厚を30 $nm\sim5$ 0 nmにし、ポリ Si 膜表面の平均面粗さ(Ra)を1 nm以下にする。



1

【特許請求の範囲】

【請求項1】 絶縁性基板上に形成したポリSi膜をチ ャネルとして用いる半導体装置の製造方法において、 前記絶縁性基板上にアモルファスSi膜を100nm以 下に形成する工程と、

前記アモルファスSi膜をレーザーアニールによって多 結晶化してポリSi膜とする工程と、

前記ポリSi膜の表面凹凸を研磨処理により低減する工 程を備えたことを特徴とする半導体装置の製造方法。

【請求項2】 前記表面凹凸を低減したポリSi膜の膜 10 厚を30nm~50nmにしたことを特徴とする請求項 1記載の半導体装置の製造方法。

【請求項3】 前記表面凹凸を低減したポリSi膜表面 の平均面粗さ(Ra)を1 nm以下にしたことを特徴と する請求項1または2記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置の製造方 法に関し、より詳細には低温プロセスで製造することの できる絶縁ゲート型半導体装置の製造方法に関する。

[0002]

【従来の技術】近年、ディスプレイやイメージセンサ等 においては、コストの低廉化を図るべく安価なガラス基 板を用いて、その大面積部分に薄膜トランジスタ(以下 TFTと略す)を有する半導体装置を作製することが要 望されている。このガラス基板を使用する場合は、基板 の軟化温度を考慮して600℃程度の低温プロセスが必 要になる。

【0003】例えば、TFTのチャネル半導体層にポリ Si膜を用いた場合、そのTFTの製造時の熱処理温度 30 は約600℃以下である。この際、ポリSi膜を作製す るためには、低温成膜が可能であるレーザーアニール法 が用いられている。

【0004】レーザーアニール法としては、例えば特公 平7-118443号公報に示されている。これは、非 晶質基板上に膜厚10nm~100nmのアモルファス Si膜を形成した後、アモルファスSi膜表面において 吸収される波長100nm~400nmの短波長パルス レーザ光を照射して、そのレーザー光がアモルファスS i 膜の極表面のみで吸収され、その後熱伝導によってア モルファスSi膜の内部が溶けて再結晶化し、或いはア ニールされて結晶粒が大きくなることによりアモルファ スSi膜の多結晶化の熱処理を行うものである。

【0005】この方法によれば、アモルファスSi膜の 極表面のみが瞬時に熱せられるため、基板への熱の影響 が及びにくくなり、基板の変形を起こすことなく、アモ ルファスSi膜を局部的に結晶化できるため、基板とし てガラス基板のような低耐熱性基板を用いることがで き、この低耐熱性基板上に形成したアモルファスSi膜 の溶融結晶化が可能となる。

[0006]

【発明が解決しようとする課題】しかしながら、上記方 法で作製されたポリSi膜は急速加熱による結晶化のた め表面凹凸が大きくなり、TFT特性に悪影響を及ぼ す。例えば、しきい値の変動、リーク電流の増加、耐圧 の低下等を招く。また、これらの表面凹凸がゲート絶縁 膜へのホットエレクトロン注入の原因となるため、索子 の信頼性に対しても問題となる。

【0007】一方、上記方法で作製されたポリSi膜の 急速加熱による結晶化のため表面凹凸を平坦化する方法 が、特開平6-163588号公報に示されている。こ の方法は、絶縁性基板上にポリSi膜を数μmの膜厚で 形成しておき、このポリSi膜の表面の数十nmの凹凸 を、コロイダルシリカ等の研磨剤を用いて、研磨布を回 転させて、ポリSi 膜の表面を化学的機械的に鏡面研磨 して、表面が平坦なポリSi膜を得るものである。

【0008】しかしこの方法では、最初にポリSi膜を 数μmの膜厚に形成しておき、化学的機械的研磨によっ て、最終的には表面が平坦なポリSi膜を数十nmの膜 厚を形成している。このため、最初にポリSi膜を数μ mの膜厚に形成した際に、ポリSi膜の結晶状態が膜厚 方向に分布を生じることになる。よって、ポリSi膜の 表面を化学的機械的に鏡面研磨して、表面が平坦なポリ Si膜を得たとしても、ポリSi膜の結晶状態が悪く、 これによりTFT素子を構成した場合、TFT特性が悪 くなってしまうという問題があった。

【0009】本発明は、このような問題に鑑みなされた ものであり、レーザーアニールの後に研磨処理を行い、 表面凹凸を低減して特性を向上させた半導体装置の製造 方法及び表面凹凸の低減によりホットエレクトロンの注 入に対して強くした信頼性の優れた半導体装置を得る製 造方法を提供することを目的としている。

[0010]

【課題を解決するための手段】本発明の請求項1記載の 半導体装置の製造方法は、絶縁性基板上に形成したポリ Si膜をチャネルとして用いる半導体装置の製造方法に おいて、前記絶縁性基板上にアモルファスSi膜を10 Onm以下に形成する工程と、前記アモルファスSi膜 をレーザーアニールによって多結晶化してポリSi膜と する工程と、前記ポリSi膜の表面凹凸を研磨処理によ り低減する工程を備えたことを特徴としている。

【0011】本発明の請求項2記載の半導体装置の製造 方法は、請求項1記載の半導体装置の製造方法であっ て、前記表面凹凸を低減したポリSi膜の膜厚を30m m~50nmにしたことを特徴としている。

【0012】本発明の請求項3記載の半導体装置の製造 方法は、請求項1または2記載の半導体装置の製造方法 であって、前記表面凹凸を低減したポリSi膜表面の平 均面粗さ(Ra)を1 nm以下にしたことを特徴として 50 いる。

【0013】以下、上記構成による作用を説明する。 【0014】本発明の絶縁性基板上にポリSi膜をチャ ネルとして用いる半導体装置の製造方法は、前記絶縁性 基板上にアモルファスSi膜を100nm以下に形成す る工程と、前記アモルファスSi膜をレーザーアニール によって多結晶化してポリS i 膜とする工程と、前記ポ リSi膜の表面凹凸を研磨処理により低減する工程を備 えているので、アモルファスSi膜を100 nm以下に 形成することで、レーザー結晶化の時の結晶粒の制御が しやすく、さらに研磨により平坦化したポリSi層をチ 10 ャネルに用いることで、TFTのS係数を小さくするこ とができ、優れたTFT特性を得ることができる。ま た、ポリSi表面の平坦化によりポリSi表面での電界 集中を低減することで、ゲート絶縁膜へのホットエレク トロンの注入に対して強くなるため、リーク電流を低減 し、信頼性の優れたTFTを得ることができる。

【0015】また、前記表面凹凸を低減したポリSi膜は、膜厚を30nm以上にすることにより、ソース領域及びドレイン領域の低抵抗化が可能になり、膜厚を50nm以下にすることにより、レーザーアニールによる優20れた結晶性を得ることができるので、ポリSi膜の膜厚は30nm~50nmにするのが好ましい。

【0016】また、前記表面凹凸を低減したポリSi膜は、表面凹凸の平均面粗さ(Ra)を1nm以下にしたので、TFTのS係数を著しく低減することができる。さらに、ゲート電圧の印加の際に、ポリSi表面での電界集中を抑制し、ゲート絶縁膜へのホットエレクトロンの注入を抑制する効果が大きい。よって、TFTのON電圧を小さくでき、TFTのリークを防止することができる。

【0017】また、絶縁性基板上に、アモルファスSi膜を100m間以下に形成するので、レーザーアニールによって、膜厚方向に対してもグレインサイズが大きく均一に結晶化することができ、さらに、ボリSi膜の表面を研磨処理により膜厚を30mm~50mmにし、表面凹凸の平均面粗さ(Ra)を1m間以下にするので、研磨処理後のポリSi表面の結晶状態も研磨前と同様にグレインサイズが大きく均一で優れており、よって、TFTの移動度を大きくすることができ、TFT特性を良好にすることができる。さらにポリSi表面が平坦化されているため、ポリSi表面での電界集中により発生するホットエレクトロンのゲート絶縁膜への注入を抑制することができる。よって、リーク電流の低減およびゲート絶縁膜の耐圧の低下を抑制し、信頼性の高いTFTを得ることができる。

【0018】また、絶縁性基板上に、ポリSi 膜を膜厚が30nm \sim 50nmで形成し、前記ポリSi 膜の表面凹凸の平均面粗さ(Ra)を1n m以下にし、前記ポリ の0n m程度を絶縁性基板1上に形成してもよい。まSi 膜をチャネルとして半導体装置を構成したので、ポケットに関する。 法に限らずし P(Low Pressure) CVD法

いるため、素子特性及び信頼性に優れた半導体装置を得ることができる。さらに、この半導体装置を適用した液晶表示装置においては、画素スイッチング特性の向上、 周辺駆動回路を構成するTFTの高性能化及び高集積化

を図ることができ、ドライバモノリシック型の液晶表示 装置においても高性能化することができる。

[0019]

【発明の実施の形態】以下、本発明の実施の形態について、図面を参照しながら説明する。

【0020】図1(e)に本発明の実施の形態の一つであるTFTの断面を示す。このTFTは、チャネル半導体としてのポリSi(多結晶Si)膜を用いたTFTである。また、以下の実施の形態ではTFTについて説明するが、後述するソース、ドレインの形成を行わないことにより、ただ単にキャパシタのゲート絶縁膜として用い得ることは明白である。さらに、ゲート絶縁膜直下にVth等を調整するため適宜不純物を上記ポリSi膜に導入することも可能である。

【0021】絶縁性基板1上にチャネル領域2b、ソース領域6及びドレイン領域6を有する研磨処理後のポリSi膜2aが島状に形成され、その上を覆うようにゲート絶縁膜3が形成されている。このゲート絶縁膜3はF原子を含むSiOz膜からなっている。その上に、チャネル領域2bと対向するようにゲート電極4及びゲート電極4の陽極酸化膜5が形成され、その上を覆うように層間絶縁膜7が形成されている。この上には、引き出し電極8が形成され、ゲート絶縁膜3及び層間絶縁膜7に形成されたコンタクトホール部においてソース領域6及びドレイン領域6と電気的に接続されている。

0 【0022】次に、本発明の実施の形態に係るTFTの 製造方法を図面に基づいて説明する。

【0023】まず、図1(a)に示すように、絶縁性基 板1上にポリSi膜2を形成する。この実施の形態で は、約600℃の熱処理に耐え得るような歪み点温度の 高いガラスを用いて、この上にプラズマCVD(Che mical Vapor Deposition)法に より約300℃の基板温度でアモルファスSi膜(図示 せず)を膜厚が50 n m程度になるように成膜した。こ のアモルファスSi膜をエキシマレーザーにより基板温 度400℃、レーザーパワー約250mJ/cm2程度 でアニールしてポリSi膜2とした。ここで、原子間力 顕微鏡(AFM)により、ポリSi膜2の表面凹凸の平 均面粗さ(Ra)を測定すると5nm程度であった。 【0024】なお、絶縁性基板1上にアモルファスSi 膜を形成する前に、基板からの不純物拡散の防止のため に、SiO₂膜及びSiN膜のコーティング膜をスパッ タリング法あるいはプラズマCVD法により膜厚で約5 00nm程度を絶縁性基板1上に形成してもよい。ま た、アモルファスSi膜の成膜方法は、プラズマCVD

でもよい。また、レーザーアニールに用いるレーザーは、XC1、ArF、KrFのいずれのエキシマレーザーを用いてもよい。また、レーザーアニールの前にN₂雰囲気中、600℃で固相成長により、多結晶化してもよい。

【0025】次に、図1(b)に示すように、レーザーアニールにより結晶化したポリSi膜2を、アンモニア過水ベースのスラリと酸化セシウムのパッドを用いて2分間の化学機械研磨を行い、表面を平坦化する。ここで、ポリSi膜の膜厚は35nm程度であり、表面凹凸 10を原子間力顕微鏡(AFM)により平均面粗さ(Ra)を測定すると0.25nm程度であった。その後、得られたポリSi膜をエッチングにより所望の形にアイランド化し、研磨処理後のポリSi膜2aを形成した。

【0026】次に、図1(c)に示すように、この研磨処理後のポリSi膜2a上にゲート絶縁膜となるF原子を含むSiO2膜3を成膜する。この実施の形態では、F原子を含むSiO2膜3をTEOSガス(TetraーEthylーOrthoーSilicate, Si(OC2H5)4)ガスとCF4ガスを用いたプラズマCV 20 D法により、膜厚50nm~150nm程度、例えば100nmの厚みに成膜した。プラズマCVD法による成膜条件は、基板温度300℃、反応圧力1.0Torr、TEOS流量5sccm、O2流量200sccm、CF4流量20sccm、RFパワー200Wで行った。

【0027】なお、F原子を含む SiO_2 膜3は、低温成膜が可能であれば、リモートプラズマCVD法、LPCVD法、AP(Atmospheric Pressure)CVD法等を用いて成膜してもよい。また、T30EOSガスの代わりに、 SiH_4 ガスと O_2 ガスを用いて SiO_2 膜を成膜してもよい。また、 CF_4 ガスの代わりに F_2 等のF原子を含むガスを用いてもよい。

【0028】次に、図1(d)に示すように、ゲート絶縁膜3上にゲート電極4を形成する。この実施の形態では、ゲート絶縁膜3上に膜厚400nm程度のA1Ti膜をスパッタリング法により成膜し、所望の形状にパターニングしてゲート電極4を形成した。なお、ゲート電極4は、Ta、A1Si、A1Ti、A1Sc等のA1を含む金属を用いることができる。

【0029】次に、ゲート電極4の表面を陽極酸化して、陽極酸化膜5を形成する。この実施の形態では、陽極酸化膜5の膜厚は、50nm~500nm程度、例えば200nmになるようにした。

【0030】続いて、ゲート電極4及び陽極酸化膜5をマスクとして、研磨処理後のポリSi膜2aに不純物元

素(Nchの場合はリン、Pchの場合はボロン)を自己整合的にドーピングしてソース領域6及びドレイン領域6を形成する。この実施の形態では、不純物元素としてリンを約1~5×1~5×1~1015;cn/cm²のは3号。1

てリンを約 $1\sim5\times10^{15}$ ion/cm²の注入量、10 Ke V ~100 Ke Vのエネルギーでイオンを注入した。この不純物を、室温でレーザーパワー300 mJ/cm²程度の条件でレーザー活性化することにより、ソ

cm⁴程度の余件でレーザー活性化することにより ース領域6及びドレイン領域6を形成した。

【0031】その後、図1(e)に示すように、ゲート電極4及び陽極酸化膜5を覆うように層間絶縁膜7を形成する。この実施の形態では、膜厚400nm程度のSiO2膜をTEOSガスを用いたプラズマCVD法あるいはAPCVD法により成膜して層間絶縁膜7とした。次に、ゲート絶縁膜3及び層間絶縁膜7のソース領域6及びドレイン領域6上の部分にコンタクトホールを形成し、層間絶縁膜7上に引き出し電極8を形成してTFTを完成する。この実施の形態では、アルミニウムを用いて引き出し電極8を形成した。さらに、保護膜としてSiN膜またはSiO2膜をプラズマCVD法により成膜して、コンタクト部をエッチングした後、ポリSi膜の欠陥の低減のために、H2又はH2プラズマ雰囲気中、約300℃で1時間のアニール処理により、ポリSi膜の水素化を行う。

【0032】図2は、ポリS i 膜の膜厚が50nmで平均面粗さ (Ra) = 10nm時に研磨を行って、平均面粗さ (Ra) を低減させた時の平均面粗さ (Ra) とTFTのS係数の関係を示す。

【0033】ここで、S係数とは、TFTのドレイン電流ーゲート電圧特性において、ドレイン電流値を一桁上げるために要するゲート電圧値の割合を表している。よって、このS係数の値が小さいことは、TFTを動作させるのに必要なドレイン電流を得るのに、小さなゲート電圧でよいことを表している。したがって、このS係数が小さい値であることは、TFT特性が良好であることを表している。例えば、TFTのオン電圧が小さくできること、さらに電力変換損失が小さいため低消費電力化ができること、またTFTの動作速度を高速化することができること等に関係している。

【0034】また、本発明において、ポリSi膜の表面 40 凹凸の粗さは、平均面粗さ(Ra)によって定義される。平均面粗さ(Ra)とは、基準面(指定面の高さの 平均値となるフラット面)から指定面までの偏差の絶対 値を平均した値であり、数1で表される。

[0035]

【数1】

 $Ra = \frac{1}{S_0} \int \int |F(X, Y) - Z_0| dX dY$

【0036】ここで、Soは基準面の面積、Zoは基準面 の高さ、F(X, Y)は座標(X, Y)における指定面 の高さを表す。なお、平均面粗さ(Ra)は、原子間力 顕微鏡(AFM)によって、10μm□以下の測定エリ アに対して測定された値であれば、サブnmオーダーま 10 は30nm~50nmにするのが好ましい。 での測定信頼性がある。

【0037】図2によれば、ポリSi膜の表面凹凸を研 磨したTFTは、ポリSi膜の表面凹凸の未研磨のTF Tに比べて、S係数が低くなっている。特に、平均面粗 さ(Ra)が1nm以下において、S係数が著しく低減 していることがわかる。このことから、ポリSi膜の表 面凹凸を研磨することにより、TFT特性を改善するこ とができる。

【0038】図3は、研磨前のポリSi膜の膜厚が20 nm~100nm、平均面粗さ(Ra)が3nm~10 20 nmの膜と、研磨後のポリSi膜の膜厚が20nm~1 00nm、平均面粗さ(Ra)を0.3nm程度にした 時の膜厚とTFTのS係数の関係を示す。図3によれ ば、ポリSi膜の膜厚が30nm~50nmのTFT は、S係数が大きく低減していることがわかる。

【0039】このようにしてレーザーアニール後にポリ Si膜の表面研磨を行ったTFT特性は、ポリSi膜の 膜厚を30nm~50nmにすることにより、優れた特 性と信頼性を備えたTFTを得ることができる。

【0040】さらに、表面研磨後の表面凹凸の平均面粗・30 さ(Ra)は、1 nm以下に平坦化されていることが好 ましく、このことにより、一層優れた特性と信頼性を備 えたTFTを得ることができる。

[0041]

【発明の効果】本発明の絶縁性基板上にポリSi膜をチ ャネルとして用いる半導体装置の製造方法は、前記絶縁 性基板上にアモルファスSi膜を100nm以下に形成 する工程と、前記アモルファスSi膜をレーザーアニー ルによって多結晶化してポリSi膜とする工程と、前記 ポリSi膜の表面凹凸を研磨処理により低減する工程を 備えているので、アモルファスSi膜を100nm以下 に形成することで、レーザー結晶化の時の結晶粒の制御 がしやすく、さらに研磨により平坦化したポリSi層を チャネルに用いることで、TFTのS係数を小さくする ことができ、優れたTFT特性を得ることができる。ま た、ポリSi表面の平坦化によりポリSi表面での電界 集中を低減することで、ゲート絶縁膜へのホットエレク トロンの注入に対して強くなるため、リーク電流を低減 し、信頼性の優れたTFTを得ることができる。

【0042】また、前記表面凹凸を低減したポリSi膜*50 存性を表す説明図である。

*は、膜厚を30nm以上にすることにより、ソース領域 及びドレイン領域の低抵抗化が可能になり、膜厚を50 nm以下にすることにより、レーザーアニールによる優 れた結晶性を得ることができるので、ポリSi膜の膜厚

【0043】また、前記表面凹凸を低減したポリSi膜 は、表面凹凸の平均面粗さ(Ra)を1nm以下にした ので、TFTのS係数を著しく低減することができる。 さらに、ゲート電圧の印加の際に、ポリSi表面での電 界集中を抑制し、ゲート絶縁膜へのホットエレクトロン の注入を抑制する効果が大きい。よって、TFTのON 電圧を小さくでき、TFTのリークを防止することがで きる。

【0044】また、絶縁性基板上に、アモルファスSi 膜を100nm以下に形成するので、レーザーアニール によって、膜厚方向に対してもグレインサイズが大きく 均一に結晶化することができ、さらに、ポリSi膜の表 面を研磨処理により膜厚を30nm~50nmにし、表 面凹凸の平均面粗さ(Ra)を1 nm以下にするので、 研磨処理後のポリSi表面の結晶状態も研磨前と同様に グレインサイズが大きく均一で優れており、よって、T FTの移動度を大きくすることができ、TFT特性を良 好にすることができる。さらにポリSi表面が平坦化さ れているため、ポリSi表面での電界集中により発生す るホットエレクトロンのゲート絶縁膜への注入を抑制す ることができる。よって、リーク電流の低減およびゲー ト絶縁膜の耐圧の低下を抑制し、信頼性の高いTFTを 得ることができる。

【0045】また、絶縁性基板上に、ポリSi膜を膜厚 が30nm~50nmで形成し、前記ポリSi膜の表面 凹凸の平均面粗さ(Ra)を1nm以下にし、前記ポリ Si膜をチャネルとして半導体装置を構成したので、ポ リSi膜は、結晶状態に優れ、表面状態が平坦化されて いるため、素子特性及び信頼性に優れた半導体装置を得 ることができる。さらに、この半導体装置を適用した液 晶表示装置においては、画素スイッチング特性の向上、 周辺駆動回路を構成するTFTの高性能化及び高集積化 を図ることができ、ドライバモノリシック型の液晶表示 装置においても高性能化することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態に係るチャネルポリSi膜 及びTFTの製造方法を示す工程断面図である。

【図2】本発明の実施の形態及び比較例により作製した 表面研磨前後のTFT特性におけるS係数の表面凹凸依

3

9

【図3】本発明の実施の形態及び比較例により作製した 表面研磨前後のS係数の膜厚依存性を表す説明図であ

る。

【符号の説明】

1 絶縁性基板

2 ポリSi膜

2a 研磨処理後のポリSi膜

ゲート絶縁膜

4 ゲート電極

5 陽極酸化膜

6 ソース領域及びドレイン領域

10

7 層間絶縁膜

8 引き出し電極

[図1]

